미드 레인지 FPGA에서 고속 DDR3 메모리 컨트롤러 구현
FPGA에서 고속 고효율 DDR3 메모리 컨트롤러를 구현하는 것은 강력한 작업입니다. 최근까지, 몇 개의 고급 (읽기 : 비싼) FPGA만이 고속 DDR3 메모리 장치와 안정적으로 인터페이스하는 데 필요한 빌딩 블록을 지원했습니다. 그러나 새로운 세대의 미드 레인지 FPGA가 개발되고 있습니다.
이 백서는 설계 문제와 하나의 특정 FPGA 제품군 인 LatticeECP3이 DDR3 메모리 컨트롤러 설계를 용이하게 할 수있는 방법을 조사합니다.
자세한 내용은이 백서를 다운로드하십시오.
더 알기 위해
이 양식을 제출함으로써 귀하는 수락합니다 Lattice Semiconductor Corporation 당신에게 연락하여 마케팅 관련 이메일 또는 전화. 언제든지 구독을 취소할 수 있습니다. Lattice Semiconductor Corporation 웹사이트 및 커뮤니케이션은 자체 개인 정보 보호 정책의 적용을 받습니다.
이 리소스를 요청하면 사용 약관에 동의하는 것입니다. 모든 데이터는 우리의 보호 개인 정보 정책.추가 질문이 있으시면 이메일을 보내주십시오 dataprotection@techpublishhub.com
더 많은 리소스 Lattice Semiconductor Corporation
미드 레인지 FPGA에서 고속 DDR3 메...
FPGA에서 고속 고효율 DDR3 메모리 컨트롤러를 구현하는 것은 강력한 작업입니다. 최근까지, 몇 개의 고급 (읽기 :...
Gen2 Serial Rapidio 및 저렴한 비용, 저...
무선, 유선 및 의료/이미징 처리와 같은 응용 분야의 대역폭 요구 사항은 계속해서 설계자가 필요로하는 실시...
